背景

TileLang #115 为了与 AscendC 风格保持一致，会将 UB→GM atomic copy 降为：

pto.set_atomic_s32()
pto.set_atomic_add()
pto.mte_ub_gm(...)
pto.set_atomic_none()

本 PR 将个人仓 #569 的两个提交迁移到主仓，为这组 PTODSL/VPTO 配置接口补齐 lowering。

改动

• 暴露 set_atomic_add/max/min/none 与 set_atomic_f32/f16/bf16/s32/s16/s8 PTODSL 接口。
• 将上述 CCE 风格接口展开为对 CTRL[10:6] 的有序读改写，使 dtype/op 状态作用于后续 MTE/FIXP store。
• 将 get_ctrl 改为有序读取，避免 CSE 跨越 set_ctrl 复用旧值。
• 保留 set_store_atomic_cfg(config)，并 lowering 到 llvm.hivm.SET.ST.ATOMIC.CFG；该接口属于 SU scalar atomic 路径，不用于 UB→GM MTE atomic。
• 增加 PTODSL surface test、VPTO wrapper expansion lit test，以及由 ci-sim 自动发现并执行的 UB→GM s32 atomic add runtime case。

验证

• cmake --build build -j 16
• focused lit：store_atomic_ctrl_expand.pto（1/1 passed）
• ctest --test-dir build -R '^ptodsl_jit_compile$' --output-on-failure（1/1 passed）
• CASE_NAME='micro-op/vector-load-store/mte-ub-gm-atomic-add-s32' test/vpto/scripts/run_host_vpto_validation.sh：A5 CA model compare passed；GM 初值 10、UB 输入 3，64 个输出均为 13
• git diff --check

CA model 对照也确认 SET.ST.ATOMIC.CFG(4) 不控制 mte_ub_gm，其结果为普通覆盖；UB→GM atomic 使用本 PR 增加的 set_atomic_{dtype/op} CTRL 路径。